IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not assigned

Yoshihiro OKADA

Examiner: Not assigned

Serial No: Not assigned

Filed: November 13, 2003

Solid State Imaging Device With Lateral

Overflow Drain and Driving Method Thereof

Achieving Low Power Consumption

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-332571 which was filed November 15, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

By:

Date: November 13, 2003

Anthony J/Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900 Los Angeles, California 90071

Telephone: 213-337-6700 Facsimile: 213-337-6701



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月15日

出 願 Application Number:

特願2002-332571


[ST. 10/C]:

[J P 2 0 0 2 - 3 3 2 5 7 1]

出 願 Applicant(s):

三洋電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 9月12日



【書類名】

特許願

【整理番号】

KIB1020042

【提出日】

平成14年11月15日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 5/335

【発明者】

【住所又は居所】

大阪府守口市京阪本通2丁目5番5号 三洋電機株式会

社内

【氏名】

岡田 吉弘

【特許出願人】

【識別番号】

000001889

【氏名又は名称】

三洋電機株式会社

【代理人】

【識別番号】

100075258

【弁理士】

【氏名又は名称】

吉田 研二

【電話番号】

0422-21-2340

【選任した代理人】

【識別番号】

100096976

【弁理士】

【氏名又は名称】

石田 純

【電話番号】

0422-21-2340

【手数料の表示】

【予納台帳番号】

001753

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 固体撮像素子及びその駆動方法

【特許請求の範囲】

【請求項1】 半導体基板の一主面に所定の間隔で互いに平行に第1の方向 に延在して配置される一導電型のチャネル領域と、

高濃度の一導電型を有し、隣接するチャネル領域の間で前記第1の方向に延在 して配置される複数のドレイン領域と、

前記チャネル領域及び前記ドレイン領域の間隙に配置される逆導電型の分離領域と、

前記半導体基板上で前記第1の方向と交差する第2の方向に延在して互いに平 行に配置される複数の転送電極と、を備え、

前記分離領域は、適数本毎の転送電極のうちの少なくとも1つの転送電極下の 領域で他の転送電極下の領域よりも幅が狭いことを特徴とする固体撮像素子。

【請求項2】 請求項1に記載の固体撮像素子において、

前記複数の転送電極は、前記適数本毎に前記複数のチャネル領域のそれぞれに 受光画素の1つを定義することを特徴とする固体撮像素子。

【請求項3】 半導体基板の一主面に所定の間隙を設けて互いに平行に配置される複数のチャネル領域間にドレイン領域が配置され、前記チャネル領域と前記ドレイン領域との間隙に分離領域が配置されると共に、前記半導体基板上に複数の転送電極が配置され、前記分離領域が適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の領域よりも幅が狭い固体撮像素子の駆動方法において、

前記複数の転送電極のうち、幅の狭い分離領域上に形成される転送電極に印加 する第1のクロックパルスを立ち上げて、前記幅の狭い分離領域に隣接する前記 チャネル領域に情報電荷を蓄積する蓄積ステップと、

周期的に電位を変動させるクロックパルスを前記複数の転送電極へ与えて、前記蓄積ステップで蓄積された情報電荷を転送する転送ステップと、を有することを特徴とする固体撮像素子の駆動方法。

【請求項4】 請求項3に記載の固体撮像素子の駆動方法において、

前記転送ステップの間に、

前記第1のクロックパルスを立ち上げたまま、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷の一部を前記ドレイン領域へ排出し、前記チャネル領域の蓄積電荷量を制限する制限ステップを、更に有することを特徴とする固体撮像素子の駆動方法。

【請求項5】 請求項3に記載の固体撮像素子の駆動方法において、

前記第1のクロックパルスを立ち下げると共に、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷を前記ドレイン領域へ排出する排出ステップを、更に有することを特徴とする固体撮像素子の駆動方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、CCD固体撮像素子及びその駆動方法に関し、特に横型オーバーフロードレインの低消費電力化に関する。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

固体撮像素子では、撮像部において情報電荷が過剰に発生すると、情報電荷が 周辺画素に溢れるブルーミングという現象を生じる。このブルーミングを抑制す るために、不要な情報電荷を排出するオーバーフロードレイン構造が設けられる 。オーバーフロードレイン構造には、縦型オーバーフロードレインと横型オーバ ーフロードレインとがある。

[0003]

このうち横型オーバーフロードレインは専らフレーム転送方式のCCD固体撮像素子で用いられる。図5は、フレーム転送方式のCCD固体撮像素子の概略の構成図である。フレーム転送方式のCCD固体撮像素子2は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを有する。撮像部2iで生成された情報電荷の2次元配列は蓄積部2sに高速で転送される。情報電荷は蓄積部2sに保持されると共に、1行ずつ水平転送部2hへ転送され、さらに、1画素単位で水

平転送部2hから出力部2dへ転送される。出力部2dは1画素毎の電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。

[0004]

撮像部2i及び蓄積部2sはそれぞれ、垂直方向に延在して互いに平行に配置された複数のチャネル領域と、水平方向に延在して互いに平行に配置された複数の転送電極とを含んで構成された複数の垂直シフトレジスタからなる。

[0005]

横型オーバーフロードレイン構造のCCD固体撮像素子の場合、隣接する垂直 シフトレジスタの間にドレイン領域が形成され、横型のオーバーフロードレイン 構造が形成される。

[0006]

図6は、従来の横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部2i又は蓄積部2sの一部を示す模式的な平面図である。垂直シフトレジスタのチャネル領域4のうち、隣接するチャネル領域間のほぼ中央位置にドレイン領域8が設けられ、このドレイン領域8とチャネル領域4との間に分離領域10が設けられる。ドレイン領域8は、チャネル領域4と平行に配置され、高濃度のN型不純物が一定幅でイオン注入されることによって形成される。分離領域10は、チャネル領域4とドレイン領域8との間にP型不純物がイオン注入されることによって形成され、チャネル領域4とドレイン領域8との間にポテンシャルの障壁を形成する。

[0007]

転送電極 12 は、半導体基板上に酸化膜を介して形成され、チャネル領域 4 と 交差する方向に延在して配置される。これら複数の転送電極 12 は、それぞれが 絶縁されて互いに平行に配置され、それぞれに垂直転送クロック ϕ_f を受ける。この垂直転送クロック ϕ_f が転送電極 12 に印加されることによって、チャネル 領域 4 に形成されるポテンシャルの井戸の状態が制御され、蓄積された情報電荷 が順次転送される。

[0008]

例えば3相駆動の場合、クロックパルス ϕ_1 , ϕ_2 , ϕ_3 がそれぞれ転送電極1

2-1~12-3に印加される。つまり、3相駆動では、3本の転送電極12-1~1 2-3が1画素に割り当てられ、3本の転送電極12-1~12-3のセット毎に1つ の受光画素、あるいは、情報電荷が定義される。

[0009]

撮像時には例えばクロックパルス ϕ 2が H レベルに立ち上げられ、撮像部 2 i の転送電極 1 2 -2の下にポテンシャル井戸が形成される。半導体基板に入射した 光により発生した情報電荷は、その近傍のポテンシャル井戸に移動し、そのポテンシャル井戸に蓄積される。

$[0\ 0\ 1\ 0]$

また、互いに位相の異なるクロックパルス $\phi_1 \sim \phi_3$ によって、転送電極120 下に形成されるポテンシャル井戸を一定方向に移動させることができ、これにより、ポテンシャル井戸に蓄積された情報電荷が、チャネル領域4を転送経路として(図6において例えば下方向へ)転送される。

[0011]

図7は、図5に示すX-X断面の模式的な断面図及び、その断面に対応する部分でのポテンシャルの状態を並べて示したものである。図7(a)が断面図であり、それぞれチャネル領域4、ドレイン領域8、分離領域10に対応するNウェル20,N+拡散層22,P-拡散層24がP型半導体基板P_{sub}の表面に形成される。基板表面にはゲート酸化膜26を介して転送電極12が配置される。図7(b)がポテンシャルの状態を示す図であり、縦軸が電位を表し、下に向かって正電位が増す。Nウェル20は転送電極12に印加される電圧によって空乏化されポテンシャル井戸30を形成する。このポテンシャル井戸30に情報電荷32を蓄積することができる。N+拡散層22は正電位のドレイン34を形成し、また分離領域10であるP-拡散層24は、転送チャネルのポテンシャル井戸30とドレイン34との間にポテンシャル障壁36を形成する。

[0012]

ドレイン領域8には、排出クロック ϕ_b が印加され、この排出クロック ϕ_b は、 通常時Lレベル(例えば、5 V)に立ち下げられている。こういった状態で、チャネル領域4 とドレイン領域8 との間には、分離領域 1 0 によってポテンシャル の障壁36が形成される。例えば、CCD固体撮像素子に、過大な光が照射されてチャネル領域に大量の情報電荷が発生した場合、チャネル領域の蓄積許容量を超える電荷がポテンシャルの障壁36を越えてドレイン領域8側に流出して排出される。このような動作により、余剰電荷が周辺画素に漏れ出して画像を乱すといったブルーミングが抑制される。

[0013]

上述の構造を用いて、電子シャッタ動作を行うこともできる。この動作では、ドレイン領域 8 に印加する排出クロック ϕ_b を H レベルに立ち上げると共に、転送電極 1 2 に印加されている垂直転送クロック ϕ_f を L レベルに立ち下げる。この結果、チャネル領域 4 中のポテンシャルの井戸が浅くなると共に、チャネル領域 4 とドレイン領域 8 との間の障壁が引き下げられる(図中 3 6')。これにより、ポテンシャルの勾配に沿って情報電荷が移動し、チャネル領域 4 に蓄積されていた情報電荷が分離領域 1 0 を経由してドレイン領域 8 側へ一括的に排出される。この動作により、撮像部 2 i や蓄積部 2 s に蓄積されていた情報電荷が全て排出され、撮像部 2 i ではその時点から新たな露光期間が開始される。

[0014]

【発明が解決しようとする課題】

近年、例えばデジタルカメラや写真撮影機能付き携帯電話といった、CCD固体撮像素子を用いた小型軽量の機器が開発されている。小型軽量の機器ではバッテリも小型化されるため、低消費電力化が望まれる。ここで、従来、横型オーバーフロードレインの動作のためにドレイン領域8に印加されているクロックパルスの電圧は比較的高い電圧であり、消費電力の低減の余地がある。

$[0\ 0\ 1\ 5]$

ここでドレイン領域に印加するクロックパルスを低電圧化すれば、横型オーバーフロードレインでの消費電力は低減される。しかし、分離領域が従来のままではチャネル領域とドレイン領域との間のポテンシャル障壁が十分に下がらず、余剰電荷の排出動作や電子シャッタ動作が不完全となるという問題があった。

[0016]

一方、分離領域の幅を薄くすれば、低電圧化されたクロックパルスでも目的と

する余剰電荷の排出や電子シャッタ動作を行うことができる。しかし、その場合には、ドレイン領域とチャネル領域との間のポテンシャルの障壁が低くなり、情報電荷が垂直シフトレジスタ内を転送されている間にドレイン領域に漏れ出し減少するという問題があった。

$[0\ 0\ 1\ 7]$

本発明は上記問題点を解決するためになされたもので、横型オーバーフロードレインを動作させるクロックパルスの電圧振幅を低減して、CCD固体撮像素子の電力消費を低減しつつ、良好なオーバーフロードレイン機能及び電子シャッタ機能が達成され、良好な画質が得られるCCD固体撮像素子及びその駆動方法を提供することを目的とする。

[0018]

【課題を解決するための手段】

上記課題を解決するための本発明は、半導体基板の一主面に所定の間隔で互いに平行に第1の方向に延在して配置される一導電型のチャネル領域と、高濃度の一導電型を有し、隣接するチャネル領域の間で前記第1の方向に延在して配置される複数のドレイン領域と、前記チャネル領域及び前記ドレイン領域の間隙に配置される逆導電型の分離領域と、前記半導体基板上で前記第1の方向と交差する第2の方向に延在して互いに平行に配置される複数の転送電極とを備え、前記分離領域は、適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の転送電極下の領域よりも幅が狭いことを特徴とする固体撮像素子である。

$\{0019\}$

本発明によれば、チャネル領域とドレイン領域との間に設けられる分離領域の幅(チャネル領域とドレイン領域とを隔てる距離)が部分的に狭く(すなわちポテンシャル障壁の壁の厚みが薄く)形成され、残りの部分が幅が広く(すなわちポテンシャル障壁が厚く)形成される。幅が狭く形成された第1領域は、幅が広く形成された第2領域よりポテンシャル障壁がドレイン領域の電圧の影響を受けやすい。すなわち、ドレイン領域にクロックパルスを印加して情報電荷をチャネル領域から排出させる場合において、クロックパルスの電圧を低電圧化しても第1領域にて電荷排出を行わせることができる。一方、第1領域は分離領域の一部

のみであり、他の部分は第2領域で構成されるので、転送効率を劣化させること なく、情報電荷を転送することができる。

[0020]

ここで、上記固体撮像素子において、前記複数の転送電極は、前記適数本毎に 前記複数のチャネル領域のそれぞれに受光画素の1つを定義することが好適であ る。

[0021]

本形態ではチャネル領域に沿った画素の配列周期に応じた間隔で第1領域が設けられる。これによりチャネル領域に並ぶ複数の情報電荷に対して同時に第1領域を介した情報電荷の排出を行うことができる。

[0022]

上記課題を解決するための本発明の別の形態は、半導体基板の一主面に所定の間隙を設けて互いに平行に配置される複数のチャネル領域間にドレイン領域が配置され、前記チャネル領域と前記ドレイン領域との間隙に分離領域が配置されると共に、前記半導体基板上に複数の転送電極が配置され、前記分離領域が適数本毎の転送電極のうちの少なくとも1つの転送電極下の領域で他の領域よりも幅が狭い固体撮像素子の駆動方法において、前記複数の転送電極のうち、幅の狭い分離領域上に形成される転送電極に印加する第1のクロックパルスを立ち上げて、前記幅の狭い分離領域に隣接する前記チャネル領域に情報電荷を蓄積ステップと、周期的に電位を変動させるクロックパルスを前記複数の転送電極へ与えて、前記蓄積ステップで蓄積された情報電荷を転送する転送ステップとを有することを特徴とする。

[0023]

本形態では、チャネル領域のうち幅の狭い分離領域である第1領域に隣接する 部分にポテンシャル井戸が形成され、このポテンシャル井戸に光電変換で発生し た情報電荷が蓄積される。これによれば、例えば、入射光量が多いなどにより過 剰な情報電荷が発生した場合には、第1領域がこのポテンシャル井戸に隣接する ことにより、余剰電荷の排出の制御が容易となり、また効率的に排出が行われる

[0024]

また、上記固体撮像素子の駆動方法において、前記転送ステップの間に、前記第1のクロックパルスを立ち上げたまま、前記ドレイン領域へ印加する第2のクロックパルスを立ち上げて、前記蓄積ステップで蓄積された情報電荷の一部を前記ドレイン領域へ排出し、前記チャネル領域の蓄積電荷量を制限する制限ステップを、更に有することが好適である。

[0025]

本発明は、第一のクロックパルスが立ち上げられたまま、第2のクロックパルスが立ち上げられて、チャネル領域に蓄積された情報電荷が転送される前に、蓄積電荷の一部がドレイン領域へ排出されて、蓄積電荷量が制限される。このため、情報電荷を転送する際に、転送経路中に第1領域に隣接するチャネル領域があったとしても、情報電荷がドレイン領域に漏れ出すことがなくなり、転送効率を劣化させることなく、情報電荷を転送することができる。

[0026]

さらに、上記固体撮像素子の駆動方法において、前記第1のクロックパルスを 立ち下げると共に、前記ドレイン領域へ印加する第2のクロックパルスを立ち上 げて、前記蓄積ステップで蓄積された情報電荷を前記ドレイン領域へ排出する排 出ステップを、更に有することが好適である。

[0027]

本発明においては、情報電荷が、チャネル領域のうち第1領域に隣接する部分に保持された状態で、第1のクロックパルスが立ち下げられると共に、第2のクロックパルスが立ち上げられることで、チャネル領域のポテンシャル井戸が消失され、そこに蓄積していた情報電荷が基本的に全部、第1領域を経由してドレイン領域に排出される。つまり、CCD固体撮像素子の撮像部又は蓄積部に蓄積されていた情報電荷を全て排出してリセットする電子シャッタが実現される。

[0028]

【発明の実施の形態】

次に、本発明の実施形態であるフレーム転送方式のCCD固体撮像素子について図面を参照して説明する。フレーム転送方式のCCD固体撮像素子の概略の構

成は図5に示す通りであり、これを援用する。フレーム転送方式のCCD固体撮像素子は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを有する。 撮像部2iは、垂直方向に延在し、互いに平行に配列された複数のシフトレジスタからなり、各シフトレジスタの各ビットがフォトダイオードとして機能し受光画素を構成する。蓄積部2sは、撮像部2iのシフトレジスタに連続する遮光された複数のシフトレジスタからなり、各シフトレジスタの各ビットが蓄積画素を構成する。水平転送部2hは、水平方向に延在する単一のシフトレジスタからなり、各ビットに蓄積部2sのシフトレジスタの出力が接続される。出力部2dは、水平転送部2hから転送出力される電荷を一時的に蓄積する容量及びその容量に蓄積された電荷を排出するリセットドレインを含む。これにより、撮像部2iの各受光画素に蓄積される情報電荷は、各画素毎に独立して蓄積部2sの蓄積画素へ転送された後、1行ずつ蓄積部2sから水平転送部2hへ転送され、さらに、1画素単位で水平転送部2hから出力部2dへ転送される。そして、出力部2dで1画素毎の電荷量が電圧値に変換され、その電圧値の変化がCCD出力として外部回路へ供給される。

[0029]

撮像部2i及び蓄積部2sを構成する複数の垂直シフトレジスタのチャネル領域の各チャネル領域間には、ドレイン領域が設けられ、横型オーバーフロードレイン構造が作り込まれる。

[0030]

図1は、本発明に係る横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部2 i 又は蓄積部2 s の一部を示す模式的な平面図である。

$[0\ 0\ 3\ 1]$

垂直シフトレジスタのチャネル領域50のうち、隣接するチャネル領域間のほぼ中央位置にドレイン領域54が設けられ、このドレイン領域54とチャネル領域50との間に分離領域56が設けられる。ドレイン領域54は、チャネル領域50と平行に配置され、高濃度のN型不純物が一定幅でイオン注入されることによって形成される。分離領域56は、チャネル領域50とドレイン領域54との

間にP型不純物がイオン注入されることによって形成され、チャネル領域50と ドレイン領域54との間にポテンシャルの障壁を形成する。

[0032]

本CCD固体撮像素子の大きな構造上の特徴は、分離領域 5.6 に一部、幅が狭い部分が形成される点にある。この部分ではチャネル領域 5.0 とドレイン領域 5.4 との間のポテンシャル障壁が薄くなる。以下、当該部分を第 1.6 領域 6.0 、それ以外の相対的にポテンシャル障壁が厚い部分を第 2.6 領域 6.2 と称する。図 1.6 に対応し、分離領域 5.2 の幅を第 1.6 領域 6.0 に対応する部分で他の部分より細く形成し、具体的には、第 1.6 領域 6.0 の幅が $0.1 \sim 0.2$ μ m程度で、第 2.6 域 6.2 の幅が $0.3 \sim 0.5$ μ m程度であり、第 2.6 領域の幅については、従来の分離領域と同程度である。一方、ドレイン領域 5.4 は、一定幅で形成され、 $0.3 \sim 0.5$ μ m程度である。これら第 1.6 領域 6.0 、第 2.6 領域 6.2 及びドレイン領域 5.4 の幅は、情報電荷の転送効率やドレイン領域への排出効率を考慮して検証した結果、第 1.6 領域 6.0 の幅が 0.2 0.2 0.2 0.3 0.4 0.3 0.4 0.3 0.4

[0033]

本素子は例えば3相駆動であり、垂直転送クロック ϕ_1 , ϕ_2 , ϕ_3 がそれぞれ印加される転送電極 $12-1\sim12-3$ が上述のチャネル領域50、ドレイン領域54、分離領域560上に、それらが延在する方向とは交差する向きに配置される。3相駆動の場合、転送電極 $12-1\sim12-3$ の3本の転送電極からなるセットが撮像部2i及び蓄積部2sにおける1画素に対応付けられる。第1領域60はこれら3本の転送電極のうちの1本、例えば転送電極12-2を配置する位置に設けられる。ここで、第1領域60の長さ(図1において縦方向の寸法)は転送電極12-2の幅にほぼ一致するように形成される。また、1画素に対応する3本の転送電極の各セット毎に10の第1領域60が設けられる。

[0034]

図 2 は、本素子の横型オーバーフロードレイン部分の形成を説明するプロセスフロー図である。 P型半導体基板 8 0 (P_{sub}) に絶縁膜 8 2 を積層した後、さらにポリシリコン膜、窒化シリコン膜を積層する。その後、ポリシリコン膜及び

窒化シリコン膜をパターニングして、ポリシリコン84及び窒化シリコン86が 積層されたマスク88を形成する。このマスク88は後述するいくつかのイオン 注入工程において利用される。マスク88の一方の側壁90はチャネル領域50 を形成するN型不純物のイオン注入の領域を規定し、他方の側壁92,92'は分 離領域52を形成するP型不純物のイオン注入の領域を規定する。ここで、側壁 92が第2領域62に対応し、側壁92'が第1領域60に対応する(図2(a))。

[0035]

マスク88が形成された半導体基板80上にレジストを塗布し露光して、レジストパターン94を形成する。このレジストパターン94は、分離領域52が形成される基板領域(互いに対向する側壁92間、及び側壁92'間)を覆う。これらマスク88及びレジストパターン94をマスクとして、N型不純物をイオン注入し、N型不純物領域96を形成する(図2(b))。N型不純物領域96の境界は基本的にマスク88の側壁90の下に位置している。N型不純物領域96は、レジストパターン94を除去した後、熱処理を行うことによって拡散されて、チャネル領域50であるNウェル98を形成する(図2(c))。拡散により、N型不純物領域96は深さ方向に押し込まれると共に、水平方向にも広がり、マスク88の側壁92,92'の下にエッジが位置するようにNウェル98が形成される。

[0036]

次に、Nウェル98が形成された半導体基板80上にレジストを塗布し露光して、レジストパターン100を形成する。このレジストパターン100は、Nウェル98が形成された領域(互いに対向する側壁90間)を覆う。このレジストパターン100とマスク88とをマスクとして、P型不純物をイオン注入し、分離領域52に相当するP+拡散層102を形成する(図2(d))。上述のようにマスク88の側壁92、が他の部分の側壁92より突出していることにより、側壁92、で挟まれる部分でのP+拡散層102の幅は、側壁92で挟まれる部分での幅より小さくなる。

[0037]

P+拡散層 1 0 2 の幅方向の中央部分には、ドレイン領域 5 4 を形成するためのN型不純物がイオン注入され、そのイオン注入がされなかった部分が分離領域 5 6 となる。分離領域 5 6 の幅は第 1 領域 6 0 、第 2 領域 6 2 のいずれにおいても微細であり、この微細な幅をマスクするために、マスク 8 8 の両脇にサイドウォール 1 0 4 が形成される(図 2 (e))。このサイドウォール 1 0 4 は、レジストパターン 1 0 0 を除去した後、半導体基板 8 0 上に酸化膜を積層し、この酸化膜に等方性エッチング処理を施して形成される。このサイドウォール 1 0 4 の厚みが分離領域 5 6 の幅を規定し、第 1 領域 6 0 に対応する部分ではサイドウォール 1 0 4 は薄く形成される。例えば、酸化膜形成後、互いに対向する側壁 9 2 つ間に開口を有するマスクを被着させ、このマスクを付けたまま酸化膜のエッチングを少し行った後、そのマスクを除去して、さらに酸化膜のエッチングを行う。これにより側壁 9 2 より側壁 9 2 に対応する部分で酸化膜のエッチング量を多くし、サイドウォール 1 0 4 の厚みを薄くすることができる。

[0038]

このようにサイドウォール104を形成した後、再び、半導体基板80上にレジストを塗布し露光してレジストパターン106を形成する。このレジストパターン106は、Nウェル98が形成された領域を覆う。このレジストパターン106、マスク88、及びサイドウォール104をマスクとして、N型不純物をイオン注入し、分離領域52に相当するの中央部分にドレイン領域54に相当するN+拡散層108を形成する(図2(f))。また、P+拡散層102のうちサイドウォール104によりマスクされN型不純物が注入されずに残ったP+拡散層110がそれぞれ分離領域56となる。

[0039]

レジストパターン106、窒化シリコン86、及びポリシリコン84を順次、除去した後(図2(g))、従来のCCD固体撮像素子と同様の製造工程によって、転送電極や保護膜の形成が行われる。

[0040]

次に本素子の駆動方法について説明する。図3は、撮像部2 i を構成する垂直 シフトレジスタでのポテンシャルの状態を示す図である。図3には時刻 t 1~ t 4

[0041]

ここでは、分離領域56の第1領域60に隣接するチャネル領域50にポテン シャル井戸を形成して、ここに光電変換によって発生した情報電荷を集積する。 つまり、時刻 t 1において、垂直転送クロック φ f2を H レベルに立ち上げて転送 電極12-2の下のNウェル98に空のポテンシャル井戸150が形成される。チ ャネル方向に関しては、Lレベルの φ f1, φ f3により転送電極 1 2 -1, 1 2 -3の 下に形成される浅いポテンシャルが障壁となって、隣り合うポテンシャル井戸1 50が隔てられる(図3(a)参照)。またチャネルに直交する方向に関しては 、チャネル領域50(Nウェル98)に隣接する分離領域56(P+拡散層11 0) がドレイン領域54 (N+拡散層108) との間にポテンシャル障壁を形成 する。ここで、転送電極12-2の位置での分離領域56は第1領域60であり、 図3 (b) の時刻 t 1に対応する図には、第1領域60が形成するポテンシャル 障壁154が実線で示されている。ちなみに同図には、 ϕ_{f1} , ϕ_{f3} をHレベルに 立ち上げて転送電極12-1,12-3の下にポテンシャル井戸を形成した場合に、 第2領域62により形成されるポテンシャル障壁156が対比のために点線で示 されている。また図3(a)の時刻t1に対応する図には、ポテンシャル障壁 1 54、156それぞれのピークレベル158、160が点線で示されている。ポ テンシャル障壁154, 156のピークはバリア電位152より高い障壁を有す る。また一般に、第1領域60のポテンシャル障壁154は第2領域62のポテ ンシャル障壁156と同じか、それより幾分低くなる。

[0042]

ポテンシャル井戸150には転送電極12-2及びその近傍で発生した情報電荷 162が集まり、ポテンシャル井戸150の電位は次第に浅くなる。入射光強度 の大きい画素では、情報電荷の蓄積によって転送電極 1 2 -2の下のポテンシャルが、隣接する転送電極 1 2 -1, 1 2 -3の下のバリア電位 1 5 2 に近づき得る。時刻 t 2のポテンシャル井戸に蓄積された情報電荷 1 6 4 はその状態を示している。ポテンシャル井戸 1 5 0 が完全に電子で満たされてしまうと、さらに発生した情報電荷は近隣の転送電極 1 2 -1, 1 2 -3に広がり、さらには他の画素のポテンシャル井戸にまで達する。これがブルーミング現象であり、これを防止するために、横型オーバーフロードレイン構造が採用されている。

[0043]

時刻 t_3 には、図 4 に示すように、ドレイン領域 5 4 に印加される排出クロック ϕ_b が L レベルから H レベルに立ち上げられると共に、転送電極 1 2 -2 に印加される垂直転送クロック ϕ_b f_b f_b f

[0044]

電子シャッタ動作が終了すると蓄積期間が開始され、図4に示すように、排出 クロック ϕ bがLレベルに立ち下げられると共に、垂直転送クロック ϕ f2が再び Hレベルに立ち上げられる。これにより、図3 (a) の時刻 t4に対応する図の ように、ポテンシャル井戸150が形成されると共に、第1領域60及び第2領域62のポテンシャル障壁が形成される。このため、電子シャッタ動作が終了した後に発生する情報電荷がポテンシャル井戸150に蓄積され、時刻 t2と同等 の状態となる。

[0045]

[0046]

これにより、ポテンシャル井戸150に蓄積される情報電荷のうち電位レベル 170を越える分は第1領域60を介してドレイン領域54へ排出され、蓄積電 荷量が制限される。

[0047]

このように、ポテンシャル井戸150に蓄積される情報電荷の蓄積量を制限することで、情報電荷の転送中に、情報電荷がドレイン領域54へ漏れ出すのを防ぐことができる。すなわち、転送経路であるチャネル領域50に隣接する分離領域において、第1領域60は、ポテンシャル障壁が薄く、第2領域62に比して情報電荷がドレイン領域54へ漏れ出し易くなっている。この場合、転送中に第1領域60部分を通過する回数が多い情報電荷ほど電荷量が減少してしまう。そこで、情報電荷を転送する前に蓄積電荷量を減らして制限することで、情報電荷

ページ: 16/

の転送中に蓄積電荷量がドレイン領域54へ漏れ出さないようにしている。

[0048]

以上、本発明の実施の形態を説明した。本実施形態においては、幅の狭い第1 領域60及び幅の広い第2領域62を形成する際、図1に示すように、分離領域 56とチャネル領域50との接合面に凹凸を付けて形成したが、これに限られる ものではない。例えば、図5に示すように、分離領域56とチャネル領域50と の接合面を直線形状にしたまま、ドレイン領域54の幅を変更して第1領域60 及び第2領域62を形成するようにしても良い。

[0049]

また、本実施形態においては、駆動方法として3相駆動を例示したが、本発明は、4相駆動、あるいは、それ以上であっても良い。例えば、4相駆動の場合、1つの画素を構成する4本の転送電極のうち1本の転送電極下の領域に第1領域60が形成されても良いし、又は、図6に示すように、4本の転送電極のうちの2本の転送電極下の領域に形成されても良い。

[0050]

【発明の効果】

本発明の固体撮像素子及びその駆動方法によれば、横型オーバーフロードレイン構造において、分離領域に幅が狭い部分を設け、この部分から電荷の排出を行うことにより、電荷排出のためにドレイン領域に印加する電圧パルスを低電圧化することができ、素子の消費電力が低減される。その際、分離領域の他の部分は幅が広く構成されることにより、情報電荷がチャネル領域から不用意に漏れ出すことが防止され、転送効率が確保される。

【図面の簡単な説明】

- 【図1】 本発明に係る横型オーバーフロードレイン構造を採用したフレーム転送方式のCCD固体撮像素子の撮像部又は蓄積部の一部を示す模式的な平面図である。
- 【図2】 本発明の実施形態に係るCCD固体撮像素子の横型オーバーフロードレイン部分の形成を説明するプロセスフロー図である。
 - 【図3】 本発明の実施形態に係るCCD固体撮像素子の撮像部におけるブ


ルーミング抑制動作を説明するための垂直シフトレジスタでの電位分布図である。 。

- 【図4】 図3の動作に対応したクロックパルス $\phi_1 \sim \phi_3$ 及びドレイン領域 54に印加するドレイン電圧信号 V_{dr} のタイミング図である。
 - 【図5】 フレーム転送方式のCCD固体撮像素子の概略の構成図である。
- 【図6】 従来の横型オーバーフロードレイン構造を採用したフレーム転送 方式のCCD固体撮像素子の撮像部又は蓄積部の一部を示す模式的な平面図であ る。
- 【図7】 横型オーバーフロードレインが設けられた垂直シフトレジスタの 電荷転送方向に直交する方向の模式的な断面図及び、その断面に対応する部分で の電位分布図を並べて示したものである。


【符号の説明】


1 転送電極、50 チャネル領域、54 ドレイン領域、56 分離領域、60 第1領域、62 第2領域、98 Nウェル、108 N+拡散層、11
0 P+拡散層。

【書類名】 図面 【図1】




【図2】







【図4】




【図5】




【図6】



【図7】



(a)



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 横型オーバーフロードレインを有するCCD固体撮像素子において、 ドレイン領域に印加する電圧パルスを低電圧化する。

【解決手段】 チャネル領域50とドレイン領域54との間に設けられる分離領域56のうち電荷転送方向の一部分に幅の狭い第1領域60を設け、他の部分は相対的に幅の広い第2領域62とする。第1領域60に隣接した転送電極12-2下に情報電荷が位置するタイミングで、ドレイン領域54に電圧パルスを印加し、分離領域56が形成するポテンシャル障壁を引き下げる。第1領域60ではパルスが低電圧でも、十分にポテンシャル障壁が引き下がり、不要電荷が排出される。一方、情報電荷が第2領域62に隣接するチャネル領域50を通過する場合には、第2領域62のポテンシャル障壁がドレイン領域54への電荷の漏れ出しを防止し、転送効率が確保される。

【選択図】 図1

特願2002-332571

出願人履歴情報

識別番号

[000001889]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

大阪府守口市京阪本通2丁目18番地

氏 名

三洋電機株式会社

2. 変更年月日

1993年10月20日

[変更理由]

住所変更

住 所

大阪府守口市京阪本通2丁目5番5号

氏 名 三洋電機株式会社